需求驱动的高可靠性FPGA设计方法学 5月7日晚上20:00-21:00

随着FPGA设计越来越复杂，用户对FPGA设计的可靠性要求也越来越高，FPGA设计者也开始利用芯片设计和验证的技术，从需求出发，在电子系统级开始考虑，进而在寄存器传输级进行高可靠性的设计、验证与实现，全面提升FPGA的开发效率。需求驱动的设计方法学可以确保FPGA开发的每一步流程可以追溯到最初的需求，使得FPGA开发流程可以满足类似DO254或ISO26262的要求。这种技术和方法学的改进，可以帮助FPGA工程师使用先进的设计、验证和实现技术来加快FPGA的开发，并实现更高质量的设计。

本次线上专题研讨会将从需求驱动的角度出发，通过ESL的系统建模、架构分析及软硬件协同验证、高层次综合，到RTL的完备的代码检测、跨时钟域分析、动态仿真和静态形式验证的功能验证、安全综合、通过FPGA综合器与PCB 管脚设计的完美结合,来高质量高效率地完成高可靠性FPGA项目的整体设计、验证与实现。

学习/内容亮点 :

FPGA发展趋势及挑战
Mentor FPGA全方位验证解决方案
FPGA和PCB 联合实现

职业涵盖范围 :

FPGA/ASIC硬件设计工程师
FPGA/ASIC硬件验证工程师
PCB设计工程师
设计工程经理
产品研发总监

产品涵盖范围 :

Reqtracer, Catapult Ultra Synthesis, Vista Architect
HDL Designer/Questa Lint, Questa CDC
Modelsim/ Questa Prime
Precision Hi-Rel, Formalpro, I/O Designer, Pads

介绍 :

游余新博士是明导公司前端产品技术顾问，负责系统建模、集成、仿真、架构分析和虚拟原形等ESL工具，代码检查分析、功能仿真验证等RTL级工具，FPGA实现等工具的售前技术支持及市场推广。游博士拥有超过20年的ASIC/SOC及FPGA的设计和验证经验。

随着FPGA设计越来越复杂。 FPGA供应商正在通过提供IP和芯片设计的工具和方法学来提高FPGA设计者的效率，这些工具允许设计者在更高的层次上工作。这种提高的生产力在设计方面可以转化为加快产品上市的时间。这在很大程度上是因为验证是FPGA项目工作中非常重要的一步。众所周知，在FPGA项目上验证花费的时间比任何其他任务都多，包括布局布线、设计、综合、时序收敛等。验证的有效性和质量对于项目的成功至关重要。这种技术和方法学的改进，可以帮助FPGA工程师使用先进的验证技术来加快FPGA的开发,并实现更高质量的设计。

1. FPGA代码编辑、规则检查及管理

HDL Designer是一个强大的基于HDL设计的环境，它为当今最复杂的FPGA和ASIC设计提供了新的方法。 HDL Designer在世界各地被很多工程师和工程团队用来创建、分析和管理这些FPGA/ASIC的设计。 HDL Designer通过自动化流程和任务来加速项目的生产力和可预测性。自动规则检查、寄存器生成和文档以及强大的文本、表格和图形创建编辑器等功能节省了难以置信的工程时间，并且可以最小化手工引入的错误。整个项目的工具集成和版本管理有助于保持团队、工具和设计过程的流程化和一致性，还可通过API接口保持足够灵活，对接现有的设计流程。通过这种自动化和项目管理，提高了项目及其芯片的整体质量，大大降低了项目风险。

2. 跨时钟域检测CDC

Questa FPGA CDC解决方案可识别与时钟和复位域交叉相关的错误，即在一个域中生成并在另一个域中使用的信号(或一组信号)。它可进行结构分析和识别时钟或复位域，同步器。该技术检查所有潜在的故障模式，并提供给用户熟悉的原理图和波形显示。此外，与仿真技术相结合，该技术还可以将亚稳态注入到功能仿真中，用于重新收敛验证和排除验证点。

3. 先进的仿真验证平台Modelsim/QuestaSim

高级仿真器®Questa将高性能和大容量仿真与统一的高级调试环境和功能覆盖能力相结合，为Verilog、Systemverilog、VHDL、SystemC、SVA、UPF和UVM提供了最完整的支持。

QuestaSim是Mentor验证解决方案的核心仿真和调试引擎,能够加快验证复杂FPGA和SoC设计的时间，兼容多个主流FPGA厂商的仿真库，并已集成到他们的开发平台上，同时支持基于断言的设计与调试、测试平台自动化、事务级建模、统一的覆盖率数据库、需求可追踪的验证管理以及UVM验证方法学等等诸多验证技术，为验证效率的提高奠定了坚实的基础。

4. 复杂FPGA I/O管脚优化设计平台

Mentor Graphics 经过十多年的持续投资，与 FPGA 供应商合作开发了一系列的 I/O 优化产品，这些产品可轻松实现 PCB 优化，同时消除任何 FPGA-PCB接口错误风险，并通过衔接HDL,PCB以及仿真三大设计流程，来缩短产品的设计周期。